设计题：
1. ①画出一种单总线结构的CPU内部结构图（寄存器级）
②拟出加法指令“ADD （R0），R1”的读取与执行流程。该指令的目的寻址方式为寄存器简址方式，而源操作数在R1中。
2. 用2K×4/片的存储芯片构成一个8KB的存储器，地址线A15~A0（低），双向数据线D7~D0，CE片选信号，WE控制信号。画出芯片级逻辑图，注明各种信号线，写出片选信号逻辑式。
答案：
1.
2.